// - Clear RDMA flag
PIO_MOV_RI1(R0, 0x40), PIO_OUT_RI1(R0, NE2K_REG_ISR),
// - Set up transaction for 1 page from CurRX
- PIO_MOV_RI1(R0, 1),
- PIO_MOV_RI1(R1, 0),
- PIO_OUT_RI1(R7, NE2K_REG_RSAR0), // Current RX page
- PIO_OUT_RI1(R1, NE2K_REG_RSAR1),
+ PIO_MOV_RI1(R0, 0),
+ PIO_MOV_RI1(R1, 1),
+ PIO_OUT_RI1(R0, NE2K_REG_RSAR0),
+ PIO_OUT_RI1(R7, NE2K_REG_RSAR1), // Current RX page
PIO_OUT_RI1(R0, NE2K_REG_RBCR0),
PIO_OUT_RI1(R1, NE2K_REG_RBCR1),
// - Start read
// > Header to registers
{UDI_PIO_IN|UDI_PIO_DIRECT|UDI_PIO_R6, UDI_PIO_2BYTE, NE2K_REG_MEM}, // Status,NextPacketPage
{UDI_PIO_IN|UDI_PIO_DIRECT|UDI_PIO_R5, UDI_PIO_2BYTE, NE2K_REG_MEM}, // Length (bytes)
+ {UDI_PIO_STORE|UDI_PIO_DIRECT|UDI_PIO_R4, UDI_PIO_2BYTE, UDI_PIO_R5}, // save length until return
// > Data to buffer (126 words)
- PIO_MOV_RI1(R4, 0), // - Buffer offset (incremented by 1 each iteration)
+ PIO_MOV_RI1(R0, 0), // - Buffer offset (incremented by 1 each iteration)
PIO_MOV_RI1(R1, NE2K_REG_MEM), // - Reg offset (no increment)
- PIO_MOV_RI1(R2, 256/2-2), // - Six iterations
+ PIO_MOV_RI1(R2, 256/2-2),
{UDI_PIO_REP_IN_IND, UDI_PIO_2BYTE,
- UDI_PIO_REP_ARGS(UDI_PIO_BUF, UDI_PIO_R4, 2, UDI_PIO_R1, 0, UDI_PIO_R2)},
+ UDI_PIO_REP_ARGS(UDI_PIO_BUF, UDI_PIO_R0, 1, UDI_PIO_R1, 0, UDI_PIO_R2)},
+ PIO_MOV_RI1(R3, 256-4),
// - Subtract 256-4 from length, if <=0 we've grabbed the entire packet
- {UDI_PIO_SUB|UDI_PIO_R5, UDI_PIO_2BYTE, 256-4},
+ {UDI_PIO_ADD_IMM|UDI_PIO_R5, UDI_PIO_2BYTE, -(256-4)},
{UDI_PIO_LABEL, 0, 2},
{UDI_PIO_CSKIP|UDI_PIO_R5, UDI_PIO_2BYTE, UDI_PIO_NZ},
{UDI_PIO_BRANCH, 0, 1}, // 1: End if ==0
{UDI_PIO_CSKIP|UDI_PIO_R5, UDI_PIO_2BYTE, UDI_PIO_NNEG},
{UDI_PIO_BRANCH, 0, 1}, // 1: End if <0
// - Read pages until all of packet RXd
- {UDI_PIO_ADD|UDI_PIO_DIRECT|UDI_PIO_R7, UDI_PIO_1BYTE, 1},
+ {UDI_PIO_ADD_IMM|UDI_PIO_DIRECT|UDI_PIO_R7, UDI_PIO_1BYTE, 1},
{UDI_PIO_STORE|UDI_PIO_DIRECT|UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_R7},
- {UDI_PIO_SUB|UDI_PIO_R0, UDI_PIO_1BYTE, NE2K_RX_LAST_PG+1},
+ {UDI_PIO_ADD_IMM|UDI_PIO_R0, UDI_PIO_1BYTE, -(NE2K_RX_LAST_PG+1)},
{UDI_PIO_CSKIP|UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_NZ}, // if R7-RX_LAST == 0
{UDI_PIO_LOAD_IMM|UDI_PIO_R7, UDI_PIO_2BYTE, NE2K_RX_FIRST_PG}, // R7 = RX_FIRST
// > Transaction start
- PIO_MOV_RI1(R0, 1),
- PIO_MOV_RI1(R1, 0),
- PIO_OUT_RI1(R7, NE2K_REG_RSAR0), // Current RX page
- PIO_OUT_RI1(R1, NE2K_REG_RSAR1),
+ PIO_MOV_RI1(R0, 0),
+ PIO_MOV_RI1(R1, 1),
+ PIO_OUT_RI1(R0, NE2K_REG_RSAR0),
+ PIO_OUT_RI1(R7, NE2K_REG_RSAR1), // Current RX page
PIO_OUT_RI1(R0, NE2K_REG_RBCR0),
PIO_OUT_RI1(R1, NE2K_REG_RBCR1),
PIO_MOV_RI1(R0, 0x0A), PIO_OUT_RI1(R0, NE2K_REG_CMD),
{UDI_PIO_DELAY, 0, 0},
// > Data to buffer (128 words)
- // buffer offset maintained in R4
+ // buffer offset maintained in R3
PIO_MOV_RI1(R1, NE2K_REG_MEM), // - Reg offset (no increment)
PIO_MOV_RI1(R2, 256/2), // - Six iterations
{UDI_PIO_REP_IN_IND, UDI_PIO_2BYTE,
- UDI_PIO_REP_ARGS(UDI_PIO_BUF, UDI_PIO_R4, 2, UDI_PIO_R1, 0, UDI_PIO_R2)},
+ UDI_PIO_REP_ARGS(UDI_PIO_BUF, UDI_PIO_R3, 1, UDI_PIO_R1, 0, UDI_PIO_R2)},
+ {UDI_PIO_ADD_IMM|UDI_PIO_R3, UDI_PIO_2BYTE, 256},
// - Jump to length check
- {UDI_PIO_SUB|UDI_PIO_R5, UDI_PIO_2BYTE, 256},
+ {UDI_PIO_ADD_IMM|UDI_PIO_R5, UDI_PIO_2BYTE, -256},
{UDI_PIO_BRANCH, 0, 2}, // 2: Check against length
// Cleanup
PIO_MOV_RI1(R0, 0),
{UDI_PIO_STORE|UDI_PIO_MEM|UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_R7}, // Store to mem[0]
- {UDI_PIO_END, UDI_PIO_1BYTE, UDI_PIO_R6} // Status
+ {UDI_PIO_END, UDI_PIO_2BYTE, UDI_PIO_R4} // Length
};
//
//
//
//
udi_pio_trans_t ne2k_pio_tx[] = {
+ // Switch to page 0
+ // CMD = 0x40|0x21 [Page1, NoDMA, Stop]
+ PIO_MOV_RI1(R0, 0x22),
+ PIO_OUT_RI1(R0, NE2K_REG_CMD),
+ // Clear RDMA
+ PIO_MOV_RI1(R0, 0x40),
+ PIO_OUT_RI1(R0, NE2K_REG_ISR),
+ // Send size (TBCR, RBCR)
+ PIO_MOV_RI1(R1, 0x00),
+ {UDI_PIO_LOAD|UDI_PIO_MEM|UDI_PIO_R1, UDI_PIO_2BYTE, UDI_PIO_R0},
+ PIO_OUT_RI1(R0, NE2K_REG_TBCR0),
+ PIO_OUT_RI1(R0, NE2K_REG_RBCR0),
+ {UDI_PIO_SHIFT_RIGHT|UDI_PIO_R0, UDI_PIO_2BYTE, 8},
+ PIO_OUT_RI1(R0, NE2K_REG_TBCR1),
+ PIO_OUT_RI1(R0, NE2K_REG_RBCR1),
+ // Set up transfer
+ PIO_MOV_RI1(R0, 0x00),
+ PIO_OUT_RI1(R0, NE2K_REG_RSAR0),
+ PIO_MOV_RI1(R0, NE2K_TX_FIRST_PG), // single TX memory range
+ PIO_OUT_RI1(R0, NE2K_REG_RSAR1),
+ // Start
+ PIO_MOV_RI1(R0, 0x12),
+ PIO_OUT_RI1(R0, NE2K_REG_CMD),
+ // Send data
+ PIO_MOV_RI1(R1, 0x00),
+ {UDI_PIO_LOAD|UDI_PIO_MEM|UDI_PIO_R1, UDI_PIO_2BYTE, UDI_PIO_R0},
+ {UDI_PIO_SHIFT_RIGHT|UDI_PIO_R0, UDI_PIO_2BYTE, 1}, // - Iterations
+ PIO_MOV_RI1(R1, NE2K_REG_MEM), // - Reg offset (no increment)
+ PIO_MOV_RI1(R2, 0), // - Offset (inc by 2 bytes)
+ {UDI_PIO_REP_OUT_IND, UDI_PIO_2BYTE,
+ UDI_PIO_REP_ARGS(UDI_PIO_BUF, UDI_PIO_R2, 1, UDI_PIO_R1, 0, UDI_PIO_R0)},
+ // Wait for completion (TODO: IRQ quit and wait for IRQ)
+ {UDI_PIO_LABEL, 0, 1},
+ PIO_IN_RI1(R0, NE2K_REG_ISR),
+ {UDI_PIO_AND_IMM|UDI_PIO_R0, UDI_PIO_1BYTE, 0x40},
+ {UDI_PIO_CSKIP+UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_NZ},
+ {UDI_PIO_BRANCH, 0, 1},
+ // Request send
+ PIO_MOV_RI1(R0, NE2K_TX_FIRST_PG),
+ PIO_OUT_RI1(R0, NE2K_REG_TPSR),
+ PIO_MOV_RI1(R0, 0x10|0x04|0x02),
+ PIO_OUT_RI1(R0, NE2K_REG_CMD),
+ {UDI_PIO_END_IMM, UDI_PIO_2BYTE, 0},
};
struct {