UDI/drivers/net_ne2000/ne2000_pio.h

   1 //
   2 // Ne2000 reset operation (reads MAC address too)
   3 //
   4 udi_pio_trans_t ne2k_pio_reset[] = {
   5         // - Reset card
   6         PIO_IN_RI1(R0, NE2K_REG_RESET),
   7         PIO_OUT_RI1(R0, NE2K_REG_RESET),
   8         // While ISR bit 7 is unset, spin
   9         {UDI_PIO_LABEL, 0, 1},
  10                 PIO_IN_RI1(R0, NE2K_REG_ISR),
  11                 {UDI_PIO_AND_IMM+UDI_PIO_R0, UDI_PIO_1BYTE, 0x80},
  12         {UDI_PIO_CSKIP+UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_NZ},
  13         {UDI_PIO_BRANCH, 0, 1},
  14         // ISR = 0x80 [Clear reset]
  15         PIO_OUT_RI1(R0, NE2K_REG_ISR),
  16         // - Init pass 1
  17         // CMD = 0x40|0x21 [Page1, NoDMA, Stop]
  18         PIO_MOV_RI1(R0, 0x40|0x21),
  19         PIO_OUT_RI1(R0, NE2K_REG_CMD),
  20         // CURR = First RX page
  21         PIO_MOV_RI1(R0, NE2K_RX_FIRST_PG),
  22         PIO_OUT_RI1(R0, NE2K_REG_CURR),
  23         // CMD = 0x21 [Page0, NoDMA, Stop]
  24         PIO_MOV_RI1(R0, 0x21),
  25         PIO_OUT_RI1(R0, NE2K_REG_CMD),
  26         // DCR = ? [WORD, ...]
  27         PIO_MOV_RI1(R0, 0x49),
  28         PIO_OUT_RI1(R0, NE2K_REG_DCR),
  29         // IMR = 0 [Disable all]
  30         PIO_MOV_RI1(R0, 0x00),
  31         PIO_OUT_RI1(R0, NE2K_REG_IMR),
  32         // ISR = 0xFF [ACK all]
  33         PIO_MOV_RI1(R0, 0xFF),
  34         PIO_OUT_RI1(R0, NE2K_REG_ISR),
  35         // RCR = 0x20 [Monitor]
  36         PIO_MOV_RI1(R0, 0x20),
  37         PIO_OUT_RI1(R0, NE2K_REG_RCR),
  38         // TCR = 0x02 [TX Off, Loopback]
  39         PIO_MOV_RI1(R0, 0x02),
  40         PIO_OUT_RI1(R0, NE2K_REG_TCR),
  41         // - Read MAC address from EEPROM (24 bytes from 0)
  42         PIO_MOV_RI1(R0, 0),
  43         PIO_MOV_RI1(R1, 0),
  44         PIO_OUT_RI1(R0, NE2K_REG_RSAR0),
  45         PIO_OUT_RI1(R1, NE2K_REG_RSAR1),
  46         PIO_MOV_RI1(R0, 6*4),
  47         PIO_MOV_RI1(R1, 0),
  48         PIO_OUT_RI1(R0, NE2K_REG_RBCR0),
  49         PIO_OUT_RI1(R1, NE2K_REG_RBCR1),
  50         // CMD = 0x0A [Start remote DMA]
  51         PIO_MOV_RI1(R0, 0x0A),
  52         PIO_OUT_RI1(R0, NE2K_REG_CMD),
  53         // Read MAC address
  54         PIO_MOV_RI1(R0, 0),     // - Buffer offset (incremented by 1 each iteration)
  55         PIO_MOV_RI1(R1, NE2K_REG_MEM),  // - Reg offset (no increment)
  56         PIO_MOV_RI1(R2, 6),     // - Six iterations
  57         {UDI_PIO_REP_IN_IND, UDI_PIO_1BYTE,
  58                 UDI_PIO_REP_ARGS(UDI_PIO_MEM, UDI_PIO_R0, 1, UDI_PIO_R1, 0, UDI_PIO_R2)},
  59         // End
  60         {UDI_PIO_END_IMM, UDI_PIO_2BYTE, 0}
  61 };
  62 //
  63 // Enable the card
  64 //
  65 udi_pio_trans_t ne2k_pio_enable[] = {
  66         // - Setup
  67         // PSTART = First RX page [Receive area start]
  68         PIO_MOV_RI1(R0, NE2K_RX_FIRST_PG),
  69         PIO_OUT_RI1(R0, NE2K_REG_PSTART),
  70         // BNRY = Last RX page - 1 [???]
  71         PIO_MOV_RI1(R0, NE2K_RX_LAST_PG-1),
  72         PIO_OUT_RI1(R0, NE2K_REG_BNRY),
  73         // PSTOP = Last RX page [???]
  74         PIO_MOV_RI1(R0, NE2K_RX_LAST_PG),
  75         PIO_OUT_RI1(R0, NE2K_REG_PSTOP),
  76         // CMD = 0x22 [NoDMA, Start]
  77         PIO_MOV_RI1(R0, 0x22),
  78         PIO_OUT_RI1(R0, NE2K_REG_CMD),
  79         // RCR = 0x0F [Wrap, Promisc]
  80         PIO_MOV_RI1(R0, 0x0F),
  81         PIO_OUT_RI1(R0, NE2K_REG_RCR),
  82         // TCR = 0x00 [Normal]
  83         PIO_MOV_RI1(R0, 0x00),
  84         PIO_OUT_RI1(R0, NE2K_REG_TCR),
  85         // TPSR = 0x40 [TX Start]
  86         PIO_MOV_RI1(R0, 0x40),
  87         PIO_OUT_RI1(R0, NE2K_REG_TPSR),
  88         // End
  89         {UDI_PIO_END_IMM, UDI_PIO_2BYTE, 0}
  90 };
  91 //
  92 // Read a packet
  93 // - Expects an output buffer
  94 //
  95 udi_pio_trans_t ne2k_pio_rx[] = {
  96         // Get current page into R7
  97         PIO_MOV_RI1(R0, 0),
  98         {UDI_PIO_LOAD|UDI_PIO_MEM|UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_R7},
  99         // Read header into regs, then data into buffer
 100         // - CMD = 0x22
 101         PIO_MOV_RI1(R0, 0x22),  PIO_OUT_RI1(R0, NE2K_REG_CMD),
 102         // - Clear RDMA flag
 103         PIO_MOV_RI1(R0, 0x40),  PIO_OUT_RI1(R0, NE2K_REG_ISR),
 104         // - Set up transaction for 1 page from CurRX
 105         PIO_MOV_RI1(R0, 1),
 106         PIO_MOV_RI1(R1, 0),
 107         PIO_OUT_RI1(R7, NE2K_REG_RSAR0),        // Current RX page
 108         PIO_OUT_RI1(R1, NE2K_REG_RSAR1),
 109         PIO_OUT_RI1(R0, NE2K_REG_RBCR0),
 110         PIO_OUT_RI1(R1, NE2K_REG_RBCR1),
 111         // - Start read
 112         PIO_MOV_RI1(R0, 0x0A),  PIO_OUT_RI1(R0, NE2K_REG_CMD),
 113         {UDI_PIO_DELAY, 0, 0},
 114         //  > Header to registers
 115         {UDI_PIO_IN|UDI_PIO_DIRECT|UDI_PIO_R6, UDI_PIO_2BYTE, NE2K_REG_MEM},    // Status,NextPacketPage
 116         {UDI_PIO_IN|UDI_PIO_DIRECT|UDI_PIO_R5, UDI_PIO_2BYTE, NE2K_REG_MEM},    // Length (bytes)
 117         //  > Data to buffer (126 words)
 118         PIO_MOV_RI1(R4, 0),     // - Buffer offset (incremented by 1 each iteration)
 119         PIO_MOV_RI1(R1, NE2K_REG_MEM),  // - Reg offset (no increment)
 120         PIO_MOV_RI1(R2, 256/2-2),       // - Six iterations
 121         {UDI_PIO_REP_IN_IND, UDI_PIO_2BYTE,
 122                 UDI_PIO_REP_ARGS(UDI_PIO_BUF, UDI_PIO_R4, 2, UDI_PIO_R1, 0, UDI_PIO_R2)},
 123         // - Subtract 256-4 from length, if <=0 we've grabbed the entire packet
 124         {UDI_PIO_SUB|UDI_PIO_R5, UDI_PIO_2BYTE, 256-4},
 125         {UDI_PIO_LABEL, 0, 2},
 126         {UDI_PIO_CSKIP|UDI_PIO_R5, UDI_PIO_2BYTE, UDI_PIO_NZ},
 127         {UDI_PIO_BRANCH, 0, 1}, // 1: End if ==0
 128         {UDI_PIO_CSKIP|UDI_PIO_R5, UDI_PIO_2BYTE, UDI_PIO_NNEG},
 129         {UDI_PIO_BRANCH, 0, 1}, // 1: End if <0
 130         // - Read pages until all of packet RXd
 131         {UDI_PIO_ADD|UDI_PIO_DIRECT|UDI_PIO_R7, UDI_PIO_1BYTE, 1},
 132         {UDI_PIO_STORE|UDI_PIO_DIRECT|UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_R7},
 133         {UDI_PIO_SUB|UDI_PIO_R0, UDI_PIO_1BYTE, NE2K_RX_LAST_PG+1},
 134         {UDI_PIO_CSKIP|UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_NZ},  // if R7-RX_LAST == 0
 135         {UDI_PIO_LOAD_IMM|UDI_PIO_R7, UDI_PIO_1BYTE, NE2K_RX_FIRST_PG}, // R7 = RX_FIRST
 136         //  > Transaction start
 137         PIO_MOV_RI1(R0, 1),
 138         PIO_MOV_RI1(R1, 0),
 139         PIO_OUT_RI1(R7, NE2K_REG_RSAR0),        // Current RX page
 140         PIO_OUT_RI1(R1, NE2K_REG_RSAR1),
 141         PIO_OUT_RI1(R0, NE2K_REG_RBCR0),
 142         PIO_OUT_RI1(R1, NE2K_REG_RBCR1),
 143         PIO_MOV_RI1(R0, 0x0A),  PIO_OUT_RI1(R0, NE2K_REG_CMD),
 144         {UDI_PIO_DELAY, 0, 0},
 145         //  > Data to buffer (128 words)
 146         // buffer offset maintained in R4
 147         PIO_MOV_RI1(R1, NE2K_REG_MEM),  // - Reg offset (no increment)
 148         PIO_MOV_RI1(R2, 256/2), // - Six iterations
 149         {UDI_PIO_REP_IN_IND, UDI_PIO_2BYTE,
 150                 UDI_PIO_REP_ARGS(UDI_PIO_BUF, UDI_PIO_R4, 2, UDI_PIO_R1, 0, UDI_PIO_R2)},
 151         // - Jump to length check
 152         {UDI_PIO_SUB|UDI_PIO_R5, UDI_PIO_2BYTE, 256},
 153         {UDI_PIO_BRANCH, 0, 2}, // 2: Check against length
 154
 155         // Cleanup
 156         {UDI_PIO_LABEL, 0, 1},
 157         // - Update next RX page, return status
 158         {UDI_PIO_OUT|UDI_PIO_DIRECT|UDI_PIO_R7, UDI_PIO_1BYTE, NE2K_REG_BNRY},
 159         {UDI_PIO_STORE|UDI_PIO_DIRECT|UDI_PIO_R7, UDI_PIO_2BYTE, UDI_PIO_R6},   // Status,Next
 160         {UDI_PIO_SHIFT_RIGHT|UDI_PIO_DIRECT|UDI_PIO_R7, UDI_PIO_2BYTE, 8},      // Next
 161         PIO_MOV_RI1(R0, 0),
 162         {UDI_PIO_STORE|UDI_PIO_MEM|UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_R7},      // Store to mem[0]
 163
 164         {UDI_PIO_END, UDI_PIO_1BYTE, UDI_PIO_R6}        // Status
 165 };
 166 //
 167 //
 168 //
 169 udi_pio_trans_t ne2k_pio_irqack[] = {
 170         // 0: Enable interrupts
 171         // IMR = 0x3F []
 172         PIO_MOV_RI1(R0, 0x3F),
 173         PIO_OUT_RI1(R0, NE2K_REG_IMR),
 174         // ISR = 0xFF [ACK all]
 175         PIO_MOV_RI1(R0, 0xFF),
 176         PIO_OUT_RI1(R0, NE2K_REG_ISR),
 177         {UDI_PIO_END_IMM, UDI_PIO_2BYTE, 0},
 178         // 1: Normal
 179         {UDI_PIO_LABEL, 0, 1},
 180         PIO_IN_RI1(R0, NE2K_REG_ISR),
 181         PIO_OUT_RI1(R0, NE2K_REG_ISR),
 182         {UDI_PIO_CSKIP|UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_Z},   // if R0!=0
 183         {UDI_PIO_END, UDI_PIO_2BYTE, UDI_PIO_R0},
 184         // - No IRQ, quiet quit
 185         PIO_MOV_RI1(R0, UDI_INTR_NO_EVENT),
 186         PIO_MOV_RI1(R1, 0),     // scratch offset
 187         {UDI_PIO_STORE|UDI_PIO_SCRATCH|UDI_PIO_R1, UDI_PIO_1BYTE, UDI_PIO_R0},
 188         {UDI_PIO_END_IMM, UDI_PIO_2BYTE, 0},
 189         // 2: Overrun
 190         {UDI_PIO_LABEL, 0, 2},
 191         // 3: Overrun irqs
 192         {UDI_PIO_LABEL, 0, 3},
 193         {UDI_PIO_END_IMM, UDI_PIO_2BYTE, 0},
 194 };
 195 //
 196 //
 197 //
 198 udi_pio_trans_t ne2k_pio_tx[] = {
 199
 200 };
 201
 202 struct {
 203         udi_pio_trans_t *trans_list;
 204         udi_ubit16_t    list_length;
 205         udi_ubit16_t    pio_attributes;
 206 } ne2k_pio_ops[] = {
 207         [NE2K_PIO_RESET]  = {ne2k_pio_reset, ARRAY_SIZEOF(ne2k_pio_reset), 0},
 208         [NE2K_PIO_ENABLE] = {ne2k_pio_enable, ARRAY_SIZEOF(ne2k_pio_enable), 0},
 209         [NE2K_PIO_RX]     = {ne2k_pio_rx, ARRAY_SIZEOF(ne2k_pio_rx), 0},
 210         [NE2K_PIO_IRQACK] = {ne2k_pio_irqack, ARRAY_SIZEOF(ne2k_pio_irqack), 0},
 211         [NE2K_PIO_TX]     = {ne2k_pio_tx, ARRAY_SIZEOF(ne2k_pio_tx), 0},
 212 };
 213 const int NE2K_NUM_PIO_OPS = ARRAY_SIZEOF(ne2k_pio_ops);