1 #define PIO_op_RI(op, reg, sz, val) {UDI_PIO_##op+UDI_PIO_DIRECT+UDI_PIO_##reg, UDI_PIO_##sz##BYTE, val}
2 #define PIO_MOV_RI2(reg, val) PIO_op_RI(LOAD_IMM, reg, 2, val)
3 #define PIO_MOV_RI1(reg, val) PIO_op_RI(LOAD_IMM, reg, 2, val) // Load IMM has to be 2 bytes
4 #define PIO_OUT_RI1(reg, ofs) PIO_op_RI(OUT, reg, 1, ofs)
5 #define PIO_IN_RI1(reg, ofs) PIO_op_RI(IN, reg, 1, ofs)
10 udi_pio_trans_t uart_pio_reset[] = {
11 // TODO: Programmable baud rate
12 PIO_MOV_RI1(R0, 0x00),
13 PIO_OUT_RI1(R0, 1), // +1 = 0x00 - Disable interrupts
14 PIO_MOV_RI1(R0, 0x80),
15 PIO_OUT_RI1(R0, 3), // +3 = 0x80 - Enable DLAB
16 PIO_MOV_RI1(R0, 0x01),
17 PIO_OUT_RI1(R0, 0), // +0 = 0x01 - Divisor low (115200 baud)
18 PIO_MOV_RI1(R0, 0x00),
19 PIO_OUT_RI1(R0, 1), // +1 = 0x00 - Divisor high
20 PIO_MOV_RI1(R0, 0x03),
21 PIO_OUT_RI1(R0, 3), // +3 = 0x03 - 8n1
22 PIO_MOV_RI1(R0, 0xC7),
23 PIO_OUT_RI1(R0, 2), // +2 = 0xC7 - Clear FIFO, 14-byte threshold
24 PIO_MOV_RI1(R0, 0x0B),
25 PIO_OUT_RI1(R0, 4), // +4 = 0x0B - IRQs enabled, RTS/DSR set
26 PIO_MOV_RI1(R0, 0x0B),
27 PIO_OUT_RI1(R0, 1), // +1 = 0x05 - Enable ERBFI (Rx Full), ELSI (Line Status)
28 {UDI_PIO_END, UDI_PIO_2BYTE, 0}
33 udi_pio_trans_t uart_pio_tx[] = {
34 // while( (inb(SERIAL_PORT + 5) & 0x20) == 0 );
35 // outb(SERIAL_PORT, ch);
41 {UDI_PIO_LOAD_IMM+UDI_PIO_DIRECT+UDI_PIO_R3, UDI_PIO_2BYTE, 0},
42 {UDI_PIO_LOAD_IMM+UDI_PIO_DIRECT+UDI_PIO_R0, UDI_PIO_2BYTE, 0},
43 {UDI_PIO_LOAD+UDI_PIO_MEM+UDI_PIO_R0, UDI_PIO_4BYTE, UDI_PIO_R2},
45 {UDI_PIO_LABEL, 0, 1}, // Loop top
47 {UDI_PIO_STORE+UDI_PIO_DIRECT+UDI_PIO_R0, UDI_PIO_2BYTE, UDI_PIO_R3},
48 //PIO_op_RI(LOAD, R0, 2, UDI_PIO_R3),
49 PIO_op_RI(SUB, R0, 2, UDI_PIO_R2),
50 {UDI_PIO_CSKIP+UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_NZ},
51 {UDI_PIO_BRANCH, 0, 3},
53 // Load byte into R1 (and increment R3)
54 {UDI_PIO_LOAD+UDI_PIO_BUF+UDI_PIO_R3, UDI_PIO_1BYTE, UDI_PIO_R1},
55 PIO_op_RI(ADD_IMM, R3, 2, 1),
57 // TX single byte from R1
58 // - Wait for FIFO to clear
59 // while( (inb(SERIAL_PORT + 5) & 0x20) == 0 );
60 {UDI_PIO_LABEL, 0, 2},
62 PIO_op_RI(AND_IMM, R0, 1, 0x20),
63 {UDI_PIO_CSKIP+UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_NZ},
64 {UDI_PIO_BRANCH, 0, 2},
66 // outb(SERIAL_PORT, ch);
68 {UDI_PIO_BRANCH, 0, 1},
71 {UDI_PIO_LABEL, 0, 3},
72 {UDI_PIO_END, UDI_PIO_2BYTE, 0}
75 // Recieve (interrupt)
77 udi_pio_trans_t uart_pio_intr[] = {
78 // 0: Enable interrupts
79 {UDI_PIO_END, UDI_PIO_2BYTE, 0},
81 // if( (inb(SERIAL_PORT+5) & 0x01) == 0 )
83 // return inb(SERIAL_PORT);
84 {UDI_PIO_LABEL, 0, 1},
86 PIO_op_RI(AND_IMM, R0, 1, 0x01),
87 {UDI_PIO_CSKIP+UDI_PIO_R0, UDI_PIO_1BYTE, UDI_PIO_Z},
88 {UDI_PIO_END, UDI_PIO_2BYTE, 0},
90 PIO_MOV_RI1(R1, UDI_INTR_UNCLAIMED),
91 {UDI_PIO_STORE+UDI_PIO_SCRATCH+UDI_PIO_R2, UDI_PIO_1BYTE, UDI_PIO_R1},
92 {UDI_PIO_END, UDI_PIO_2BYTE, 0},
94 // 2: Interrupt Overrun
95 {UDI_PIO_LABEL, 0, 2},
96 {UDI_PIO_END, UDI_PIO_2BYTE, 0}
99 #define ARRAY_SIZEOF(arr) (sizeof(arr)/sizeof(arr[0]))
102 udi_pio_trans_t *trans_list;
103 udi_ubit16_t list_length;
104 udi_ubit16_t pio_attributes;
106 [PIO_RESET] = {uart_pio_reset, ARRAY_SIZEOF(uart_pio_reset), 0},
107 [PIO_TX] = {uart_pio_tx, ARRAY_SIZEOF(uart_pio_tx), 0},
108 [PIO_INTR] = {uart_pio_intr, ARRAY_SIZEOF(uart_pio_intr), 0},
110 //const int UART_NUM_PIO_OPS = ARRAY_SIZEOF(uart_pio_ops);