Commit before breaking everything
[matches/honours.git] / research / TCS / 2012-09-13 / control / 140732.dat
diff --git a/research/TCS/2012-09-13/control/140732.dat b/research/TCS/2012-09-13/control/140732.dat
new file mode 100644 (file)
index 0000000..80f65b4
--- /dev/null
@@ -0,0 +1,44 @@
+# File opened at 2012-09-13 14:07:32.128942
+# aquire[DAC_Settle] = 0.0
+# aquire[open_files] = [<open file '2012-09-13/140732.dat', mode 'w' at 0x1ceac00>]
+# aquire[DAC_Sweep] = 0.0 + 10.0*int(step)
+# aquire[ADC_Averages] = 200
+# aquire[start_date] = 2012-09-13
+# Parameters:
+# Chamber Pressure = 6.94e-08
+# Venault Voltage = 10.58
+# Title = Sweep in morning
+# Comment = Take control sweeps before preparing Black Au
+# Accelerating Voltage = 185.3
+# Focus Voltage = -20.7
+# Deflection Voltage = 6.76
+# Initial Voltage = sweep
+# Heating Current = 1.135
+# Heating Voltage (across filament) = 1.155
+# Heating Voltage (across power supply) = 1.498
+# 602 Zero = +0.02
+# 602 Scale = 1e-6 x 0.1
+# 602 0.1 Battery = 7.72
+# 602 0.03 Battery = 7.70
+# 602 0.01 Battery = 7.72
+# 602 0.003 Battery = 7.72
+# 602 0.001 Battery = 8.22
+# ADC Regulator = 3.32
+# Sample = Au on Si (125min 3.5A 3-6e-8mbar)
+# Sample Angle = 135
+# Data = time DAC ADC5 ADC5_sigma
+# Parameters last checked = 2012-09-13 11:59:56.318099
+
+# Experiment 2012-09-13 14:07:32.635770
+# Polling for Nones.
+
+# Data:
+# time DAC     ADC5
+2.52453351021  0       0.0     0.0
+3.15893507004  10      0.0     0.0
+3.79438853264  20      0.0     0.0
+4.42694497108  30      0.0     0.0
+5.0543859005   40      0.0     0.0
+# Recieved KILL signal.
+# Reason: Stop to prepare Black Au
+# File closed at 2012-09-13 14:07:42.238520

UCC git Repository :: git.ucc.asn.au